معماری خرد پردازنده: دیدگاهی از منظر پیاده‌سازی ۲۰۲۲
Processor Microarchitecture: An Implementation Perspective 2022

دانلود کتاب معماری خرد پردازنده: دیدگاهی از منظر پیاده‌سازی ۲۰۲۲ (Processor Microarchitecture: An Implementation Perspective 2022) با لینک مستقیم و فرمت pdf (پی دی اف)

نویسنده

Antonio Gonzalez, Fernando Latorre, Grigorios Magklis

voucher-1

۳۰ هزار تومان تخفیف با کد «OFF30» برای اولین خرید

سال انتشار

2022

زبان

English

تعداد صفحه‌ها

106

نوع فایل

pdf

حجم

2.3MB

🏷️ قیمت اصلی: 200,000 تومان بود.قیمت فعلی: 129,000 تومان.

🏷️ قیمت اصلی: ۳۷۸٬۰۰۰ تومان بود. قیمت فعلی: ۲۹۸٬۰۰۰ تومان.

📥 دانلود نسخه‌ی اصلی کتاب به زبان انگلیسی(PDF)
🧠 به همراه ترجمه‌ی فارسی با هوش مصنوعی 🔗 مشاهده جزئیات

پیش‌خرید با تحویل فوری(⚡️) | فایل کتاب حداکثر تا ۳۰ دقیقه(🕒) پس از ثبت سفارش آماده دانلود خواهد بود.

دانلود مستقیم PDF

ارسال فایل به ایمیل

پشتیبانی ۲۴ ساعته

توضیحات

معرفی کتاب معماری خرد پردازنده: دیدگاهی از منظر پیاده‌سازی ۲۰۲۲

این سخنرانی به بررسی ریزمعماری ریزپردازنده‌های معاصر می‌پردازد. تمرکز بر جنبه‌های پیاده‌سازی است و مباحثی در مورد پیامدهای آن‌ها از نظر عملکرد، توان و هزینه طراحی‌های پیشرفته ارائه می‌شود. سخنرانی با مروری بر انواع مختلف ریزپردازنده‌ها و بررسی ریزمعماری حافظه‌های کش آغاز می‌شود. سپس، پیاده‌سازی واحد واکشی را تشریح می‌کند و تاکید ویژه‌ای بر پشتیبانی مورد نیاز برای پیش‌بینی انشعاب دارد. بخش بعدی به رمزگشایی دستورالعمل‌ها اختصاص دارد و تمرکز ویژه‌ای بر پشتیبانی خاص برای رمزگشایی دستورالعمل‌های x86 دارد. فصل بعد مرحله تخصیص را ارائه می‌کند و توجه ویژه‌ای به پیاده‌سازی تغییر نام رجیسترها دارد. پس از آن، مرحله صدور مورد مطالعه قرار می‌گیرد. در اینجا، منطق پیاده‌سازی صدور خارج از ترتیب برای دستورالعمل‌های حافظه و غیرحافظه به طور کامل شرح داده می‌شود. فصل بعد بر اجرای دستورالعمل تمرکز دارد و واحدهای عملکردی مختلفی را که می‌توان در ریزپردازنده‌های معاصر یافت، و همچنین پیاده‌سازی شبکه بای‌پس را توصیف می‌کند که تأثیر مهمی بر عملکرد دارد. در نهایت، سخنرانی با مرحله نهایی (Commit Stage) به پایان می‌رسد، جایی که نحوه به‌روزرسانی و بازیابی حالت معماری در صورت بروز خطاها یا حدس‌های نادرست توضیح داده می‌شود. این سخنرانی برای یک دوره پیشرفته در معماری کامپیوتر در نظر گرفته شده است که برای دانشجویان تحصیلات تکمیلی یا دانشجویان سال آخر کارشناسی که می‌خواهند در زمینه معماری کامپیوتر تخصص پیدا کنند، مناسب است. همچنین برای متخصصان صنعت در زمینه طراحی ریزپردازنده در نظر گرفته شده است. این کتاب فرض می‌کند که خواننده با مفاهیم اصلی مربوط به پایپ‌لاینینگ، اجرای خارج از ترتیب، حافظه‌های کش و حافظه مجازی آشنایی دارد. فهرست مطالب: مقدمه / کش‌ها / واحد واکشی دستورالعمل / رمزگشایی / تخصیص / مرحله صدور / اجرا / مرحله نهایی / منابع / بیوگرافی نویسندگان


فهرست کتاب:

۱. جلد

۲. صفحهٔ حق تکثیر

۳. صفحهٔ عنوان

۴. فهرست مطالب

۵. فصل ۱: مقدمه

۶. فصل ۲: حافظه‌های نهان (Cache)

۷. فصل ۳: واحد واکشی دستورالعمل

۸. فصل ۴: رمزگشایی

۹. فصل ۵: تخصیص

۱۰. فصل ۶: مرحلهٔ صدور

۱۱. فصل ۷: اجرا

۱۲. فصل ۸: مرحلهٔ تعهد

۱۳. منابع

۱۴. زندگینامهٔ نویسندگان

توضیحات(انگلیسی)
This lecture presents a study of the microarchitecture of contemporary microprocessors. The focus is on implementation aspects, with discussions on their implications in terms of performance, power, and cost of state-of-the-art designs. The lecture starts with an overview of the different types of microprocessors and a review of the microarchitecture of cache memories. Then, it describes the implementation of the fetch unit, where special emphasis is made on the required support for branch prediction. The next section is devoted to instruction decode with special focus on the particular support to decoding x86 instructions. The next chapter presents the allocation stage and pays special attention to the implementation of register renaming. Afterward, the issue stage is studied. Here, the logic to implement out-of-order issue for both memory and non-memory instructions is thoroughly described. The following chapter focuses on the instruction execution and describes the different functional units that can be found in contemporary microprocessors, as well as the implementation of the bypass network, which has an important impact on the performance. Finally, the lecture concludes with the commit stage, where it describes how the architectural state is updated and recovered in case of exceptions or misspeculations. This lecture is intended for an advanced course on computer architecture, suitable for graduate students or senior undergrads who want to specialize in the area of computer architecture. It is also intended for practitioners in the industry in the area of microprocessor design. The book assumes that the reader is familiar with the main concepts regarding pipelining, out-of-order execution, cache memories, and virtual memory. Table of Contents: Introduction / Caches / The Instruction Fetch Unit / Decode / Allocation / The Issue Stage / Execute / The Commit Stage / References / Author Biographies


Table of Contents

1. Cover

2. Copyright Page

3. Title Page

4. Contents

5. Chapter 1: Introduction

6. Chapter 2: Caches

7. Chapter 3: The Instruction Fetch Unit

8. Chapter 4: Decode

9. Chapter 5 Allocation

10. Chapter 6 The Issue Stage

11. Chapter 7 Execute

12. Chapter 8 The Commit Stage

13. References

14. Author Biographies

دیگران دریافت کرده‌اند

✨ ضمانت تجربه خوب مطالعه

بازگشت کامل وجه

در صورت مشکل، مبلغ پرداختی بازگردانده می شود.

دانلود پرسرعت

دانلود فایل کتاب با سرعت بالا

ارسال فایل به ایمیل

دانلود مستقیم به همراه ارسال فایل به ایمیل.

پشتیبانی ۲۴ ساعته

با چت آنلاین و پیام‌رسان ها پاسخگو هستیم.

ضمانت کیفیت کتاب

کتاب ها را از منابع معتیر انتخاب می کنیم.