معماری‌های VLSI برای کدهای تصحیح خطای مدرن ۲۰۱۷
VLSI Architectures for Modern Error-Correcting Codes 2017

کدهای تصحیح‌کننده خطا همه‌جا حاضر هستند. آن‌ها تقریباً در هر سیستم ارتباطات و ذخیره‌سازی دیجیتال مدرن، مانند ارتباطات بی‌سیم، ارتباطات نوری، حافظه‌های فلش، هارد درایوهای کامپیوتر، شبکه‌های حسگر و کاوش‌های فضایی عمیق، مورد استفاده قرار می‌گیرند. نسل جدید و برنامه‌های کاربردی نوظهور، نیازمند کدهایی با قابلیت تصحیح خطای بهتر هستند. از طرف دیگر، طراحی و پیاده‌سازی این کدهای تصحیح‌کننده خطای با بهره بالا، چالش‌های بسیاری را به همراه دارد. آن‌ها معمولاً شامل محاسبات پیچیده ریاضی هستند و نگاشت مستقیم آن‌ها به سخت‌افزار اغلب منجر به پیچیدگی بسیار بالایی می‌شود.

معماری‌های VLSI برای کدهای تصحیح‌کننده خطای مدرن به عنوان پلی ارتباطی بین پیشرفت‌ها در تئوری کدگذاری و پیاده‌سازی‌های سخت‌افزاری عملی عمل می‌کند. این کتاب به جای تمرکز بر تکنیک‌های طراحی سطح مدار، تحولات الگوریتمی و معماری یکپارچه را برجسته می‌کند که منجر به بهبودهای چشمگیری در توان عملیاتی، نیاز به مساحت سیلیکونی و/یا مصرف انرژی در پیاده‌سازی سخت‌افزار می‌شود.

هدف این کتاب ارائه یک بررسی جامع و سیستماتیک از تکنیک‌ها و معماری‌های موجود است، به طوری که طراحان سیستم و سخت‌افزار بتوانند به راحتی از آن‌ها برای توسعه پیاده‌سازی‌های رمزگذار/رمزگشا که نیازهای عملکرد تصحیح خطا و هزینه را برآورده می‌کنند، پیروی کنند. این کتاب همچنین می‌تواند به عنوان مرجعی برای دوره‌های تحصیلات تکمیلی در زمینه طراحی VLSI و کدگذاری تصحیح خطا مورد استفاده قرار گیرد. تاکید ویژه‌ای بر کدهای رید-سالومون (RS) و بوز-چودوری-هاکوینگم (BCH) با تصمیم‌گیری سخت و نرم، و کدهای بررسی توازن با چگالی کم (LDPC) باینری و غیر باینری گذاشته شده است. این کدها به دلیل عملکرد خوب در تصحیح خطا و پیچیدگی پیاده‌سازی کمتر در مقایسه با سایر کدها، از بهترین گزینه‌ها برای برنامه‌های کاربردی مدرن و نوظهور هستند. برای کمک به توضیح محاسبات و معماری‌های رمزگذار/رمزگشا، مثال‌ها و مطالعات موردی بسیاری در این کتاب گنجانده شده است.

مهم‌تر از آن، بحث‌هایی در مورد مزایا و معایب رویکردها و معماری‌های مختلف پیاده‌سازی ارائه شده است.

Error-correcting codes are ubiquitous. They are adopted in almost every modern digital communication and storage system, such as wireless communications, optical communications, Flash memories, computer hard drives, sensor networks, and deep-space probing. New-generation and emerging applications demand codes with better error-correcting capability. On the other hand, the design and implementation of those high-gain error-correcting codes pose many challenges. They usually involve complex mathematical computations, and mapping them directly to hardware often leads to very high complexity.

VLSI Architectures for Modern Error-Correcting Codes serves as a bridge connecting advancements in coding theory to practical hardware implementations. Instead of focusing on circuit-level design techniques, the book highlights integrated algorithmic and architectural transformations that lead to great improvements on throughput, silicon area requirement, and/or power consumption in the hardware implementation.

The goal of this book is to provide a comprehensive and systematic review of available techniques and architectures, so that they can be easily followed by system and hardware designers to develop en/decoder implementations that meet error-correcting performance and cost requirements. This book can be also used as a reference for graduate-level courses on VLSI design and error-correcting coding. Particular emphases are placed on hard- and soft-decision Reed-Solomon (RS) and Bose-Chaudhuri-Hocquenghem (BCH) codes, and binary and non-binary low-density parity-check (LDPC) codes. These codes are among the best candidates for modern and emerging applications due to their good error-correcting performance and lower implementation complexity compared to other codes. To help explain the computations and en/decoder architectures, many examples and case studies are included.

More importantly, discussions are provided on the advantages and drawbacks of different implementation approaches and architectures.