Sale
سلسله مراتب حافظه نهان چند هستهای ۲۰۲۲
Multi-Core Cache Hierarchies 2022
دانلود کتاب سلسله مراتب حافظه نهان چند هستهای ۲۰۲۲ (Multi-Core Cache Hierarchies 2022) با لینک مستقیم و فرمت pdf (پی دی اف)
| نویسنده |
Rajeev Balasubramonian, Norman P. Jouppi, Naveen Muralimanohar |
|---|
ناشر:
Springer Nature
۳۰ هزار تومان تخفیف با کد «OFF30» برای اولین خرید
| سال انتشار |
2022 |
|---|---|
| زبان |
English |
| تعداد صفحهها |
137 |
| نوع فایل |
|
| حجم |
1.6MB |
🏷️ قیمت اصلی: 200,000 تومان بود.129,000 تومانقیمت فعلی: 129,000 تومان.
هوشمصنوعی ترجمه کالیبو
توضیحات
معرفی کتاب سلسله مراتب حافظه نهان چند هستهای ۲۰۲۲
یکی از عوامل کلیدی تعیینکننده عملکرد کلی سیستم و اتلاف توان، سلسله مراتب حافظه کش است، زیرا دسترسی به حافظه خارج از تراشه، چرخههای بسیار بیشتری را مصرف میکند و انرژی بیشتری نسبت به دسترسیهای روی تراشه نیاز دارد. بهعلاوه، انتظار میرود پردازندههای چند هستهای تقاضای پهنای باند بالاتری را بر سیستم حافظه تحمیل کنند. همه این مسائل، جلوگیری از دسترسی به حافظه خارج از تراشه را از طریق بهبود کارایی حافظه کش روی تراشه حائز اهمیت میسازد. پردازندههای چند هستهای آینده دارای بانکهای بزرگ حافظه کش متعددی خواهند بود که توسط یک شبکه به هم متصل شدهاند و بین هستههای زیادی به اشتراک گذاشته میشوند. از این رو، مسائل مهم بسیاری باید حل شوند: منابع حافظه کش باید بین هستههای متعدد تخصیص یابند، دادهها باید در بانکهای حافظه کش قرار گیرند که نزدیک به هسته دسترسیکننده هستند، و مهمترین دادهها باید برای نگهداری شناسایی شوند. در نهایت، مشکلات مقیاسپذیری فناوریهای موجود، مستلزم انطباق و بهرهبرداری از محدودیتهای فناوریهای جدید است. این کتاب تلاشی است برای تلفیق تحقیقات اخیر حافظه کش که بر نوآوریها برای پردازندههای چند هستهای متمرکز شده است. این کتاب نقطه شروعی عالی برای دانشجویان تحصیلات تکمیلی در مراحل اولیه، محققان و متخصصانی است که مایل به درک چشمانداز تحقیقات اخیر حافظه کش هستند. این کتاب به عنوان مرجعی برای کلاسهای پیشرفته معماری کامپیوتر و همچنین برای محققان باتجربه و مهندسان VLSI مناسب است. فهرست مطالب: عناصر اساسی طراحی حافظه کش بزرگ / سازماندهی دادهها در حافظههای کش سطح آخر CMP / سیاستهای مؤثر بر نرخ برخورد حافظه کش / شبکههای اتصال داخلی در حافظههای کش بزرگ / فناوری / سخن پایانی
فهرست کتاب:
۱. جلد
۲. صفحه حقوق مولف
۳. صفحه عنوان
۴. تقدیمنامه
۵. فهرست مطالب
۶. پیشگفتار
۷. سپاسگزاری
۸. مبانی طراحی حافظههای پنهان بزرگ
۹. سازماندهی دادهها در حافظههای پنهان سطح آخر CMP
۱۰. سیاستهای موثر بر نرخ اصابت حافظه پنهان
۱۱. شبکههای ارتباطی درون حافظههای پنهان بزرگ
۱۲. فناوری
۱۳. سخن پایانی
۱۴. کتابشناسی
۱۵. زندگینامه نویسندگان
توضیحات(انگلیسی)
A key determinant of overall system performance and power dissipation is the cache hierarchy since access to off-chip memory consumes many more cycles and energy than on-chip accesses. In addition, multi-core processors are expected to place ever higher bandwidth demands on the memory system. All these issues make it important to avoid off-chip memory access by improving the efficiency of the on-chip cache. Future multi-core processors will have many large cache banks connected by a network and shared by many cores. Hence, many important problems must be solved: cache resources must be allocated across many cores, data must be placed in cache banks that are near the accessing core, and the most important data must be identified for retention. Finally, difficulties in scaling existing technologies require adapting to and exploiting new technology constraints. The book attempts a synthesis of recent cache research that has focused on innovations for multi-core processors. It is an excellent starting point for early-stage graduate students, researchers, and practitioners who wish to understand the landscape of recent cache research. The book is suitable as a reference for advanced computer architecture classes as well as for experienced researchers and VLSI engineers. Table of Contents: Basic Elements of Large Cache Design / Organizing Data in CMP Last Level Caches / Policies Impacting Cache Hit Rates / Interconnection Networks within Large Caches / Technology / Concluding Remarks
Table of Contents
1. Cover
2. Copyright Page
3. Title Page
4. Dedication
5. Contents
6. Preface
7. Acknowledgments
8. Basic Elements of Large Cache Design
9. Organizing Data in CMP Last Level Caches
10. Policies Impacting Cache Hit Rates
11. Interconnection Networks within Large Caches
12. Technology
13. Concluding Remarks
14. Bibliography
15. Authors' Biographies
دیگران دریافت کردهاند
✨ ضمانت تجربه خوب مطالعه
بازگشت کامل وجه
در صورت مشکل، مبلغ پرداختی بازگردانده می شود.
دانلود پرسرعت
دانلود فایل کتاب با سرعت بالا
ارسال فایل به ایمیل
دانلود مستقیم به همراه ارسال فایل به ایمیل.
پشتیبانی ۲۴ ساعته
با چت آنلاین و پیامرسان ها پاسخگو هستیم.
ضمانت کیفیت کتاب
کتاب ها را از منابع معتیر انتخاب می کنیم.
