تایید صوری: ابزاری ضروری برای طراحی مدرن VLSI ۲۰۲۳
Formal Verification: An Essential Toolkit for Modern VLSI Design 2023

**تایید صوری: ابزاری ضروری برای طراحی مدرن VLSI، ویرایش دوم** رویکردهای عملی برای طراحی و اعتبارسنجی را ارائه می‌دهد و با توصیه‌های کاربردی به مهندسان فعال کمک می‌کند تا این تکنیک‌ها را در کار خود ادغام کنند. تایید صوری (FV) به طراح این امکان را می‌دهد تا مستقیماً کیفیت یا سایر جنبه‌های یک طراحی سطح انتقال ثبات (RTL) را بدون استفاده از شبیه‌سازی‌ها تجزیه و تحلیل و به صورت ریاضی بررسی کند. این امر می‌تواند زمان صرف شده برای اعتبارسنجی طرح‌ها را کاهش دهد و به سرعت به یک طرح نهایی برای تولید برسد. این کتاب با تکیه بر دانش اولیه SystemVerilog، FV را رمزگشایی می‌کند و کاربردهای عملی آن را ارائه می‌دهد که آن را به فرآیندهای اصلی طراحی و اعتبارسنجی وارد می‌کند.

هر فصل در ویرایش دوم به‌روزرسانی شده است تا منعکس‌کننده شیوه‌های در حال تحول FV و تکنیک‌های پیشرفته باشد. علاوه بر این، یک فصل جدید، تأیید نهایی صوری در پروژه‌های واقعی، دستورالعمل‌هایی را برای پیاده‌سازی FV با کیفیت تأیید نهایی ارائه می‌دهد و به طور کامل برخی از وظایف شبیه‌سازی را با روش‌های FV بسیار پربارتر جایگزین می‌کند. پس از خواندن این کتاب، خوانندگان آماده خواهند بود تا FV را در سازمان خود معرفی کنند تا تکنیک‌های FV را به طور موثر به کار گیرند که بهره‌وری طراحی و اعتبارسنجی را افزایش می‌دهد.

Formal Verification: An Essential Toolkit for Modern VLSI Design, Second Edition presents practical approaches for design and validation, with hands-on advice to help working engineers integrate these techniques into their work. Formal Verification (FV) enables a designer to directly analyze and mathematically explore the quality or other aspects of a Register Transfer Level (RTL) design without using simulations. This can reduce time spent validating designs and more quickly reach a final design for manufacturing. Building on a basic knowledge of SystemVerilog, this book demystifies FV and presents the practical applications that are bringing it into mainstream design and validation processes.

Every chapter in the second edition has been updated to reflect evolving FV practices and advanced techniques. In addition, a new chapter, Formal Signoff on Real Projects, provides guidelines for implementing signoff quality FV, completely replacing some simulation tasks with significantly more productive FV methods. After reading this book, readers will be prepared to introduce FV in their organization to effectively deploy FV techniques that increase design and validation productivity.