طراحی مدارهای آسنکرون با استفاده از منطق قرارداد پوچ (NCL) ۲۰۲۲
Designing Asynchronous Circuits using NULL Convention Logic (NCL) 2022

طراحی مدارهای ناهمگام با استفاده از منطق قرارداد پوچ (NCL) با مقدمه‌ای بر منطق ناهمگام (بدون پالس ساعت) به طور کلی آغاز می‌شود، و سپس بر طراحی منطق ناهمگام غیرحساس به تاخیر با استفاده از الگوی NCL تمرکز می‌کند. این کتاب به تفصیل طراحی مدارهای ترکیبی دو-ریلی و چهار-ریلی کامل-ورودی و قابل مشاهده را شرح می‌دهد، و سپس پیاده‌سازی مدارهای ترتیبی را که به بازخورد مسیر داده نیاز دارند، مورد بحث قرار می‌دهد. در ادامه، تکنیک‌های بهینه‌سازی توان عملیاتی، از جمله خط لوله‌ای کردن، تعبیه ثبت، تکمیل زودهنگام، و کاهش دوره‌های پوچ ارائه می‌شوند. متعاقباً، تکنیک‌های طراحی کم‌مصرف، مانند هدایت موج و CMOS چند آستانه‌ای (MTCMOS) برای NCL، مورد بحث قرار می‌گیرند. این کتاب با یک مثال جامع طراحی یک مدار بهینه‌سازی شده بزرگترین مقسوم علیه مشترک به اوج خود می‌رسد. خوانندگان باید از قبل دانش پایه‌ای از مفاهیم طراحی منطقی، مانند جبر بولی و نقشه‌های کارنو، داشته باشند. پس از مطالعه این کتاب، خوانندگان باید درک خوبی از تفاوت‌های بین مدارهای ناهمگام و همگام داشته باشند، و باید بتوانند مدارهای NCL دلخواه را طراحی کنند، که برای مساحت، توان عملیاتی و توان بهینه شده‌اند. فهرست مطالب: مقدمه‌ای بر منطق ناهمگام / مروری بر منطق قرارداد پوچ (NCL) / طراحی مدارهای ترکیبی NCL / طراحی مدارهای ترتیبی NCL / بهینه‌سازی توان عملیاتی NCL / طراحی کم‌مصرف NCL / مثال جامع طراحی NCL

Designing Asynchronous Circuits using NULL Convention Logic (NCL) begins with an introduction to asynchronous (clockless) logic in general, and then focuses on delay-insensitive asynchronous logic design using the NCL paradigm. The book details design of input-complete and observable dual-rail and quad-rail combinational circuits, and then discusses implementation of sequential circuits, which require datapath feedback. Next, throughput optimization techniques are presented, including pipelining, embedding registration, early completion, and NULL cycle reduction. Subsequently, low-power design techniques, such as wavefront steering and Multi-Threshold CMOS (MTCMOS) for NCL, are discussed. The book culminates with a comprehensive design example of an optimized Greatest Common Divisor circuit. Readers should have prior knowledge of basic logic design concepts, such as Boolean algebra and Karnaugh maps. After studying this book, readers should have a good understanding of the differencesbetween asynchronous and synchronous circuits, and should be able to design arbitrary NCL circuits, optimized for area, throughput, and power. Table of Contents: Introduction to Asynchronous Logic / Overview of NULL Convention Logic (NCL) / Combinational NCL Circuit Design / Sequential NCL Circuit Design / NCL Throughput Optimization / Low-Power NCL Design / Comprehensive NCL Design Example