آشنایی با آزمایش مدارهای منطقی ۲۰۲۲
An Introduction to Logic Circuit Testing 2022

مقدمه‌ای بر آزمون مدارهای منطقی، پوشش مفصلی از تکنیک‌های تولید تست و طراحی قابل تست مدارهای/سیستم‌های الکترونیکی دیجیتال ارائه می‌دهد. مطالب پوشش داده شده در کتاب باید برای یک درس، یا بخشی از یک درس، در آزمون مدارهای دیجیتال برای دانشجویان سال آخر کارشناسی و دانشجویان سال اول کارشناسی ارشد مهندسی برق و علوم کامپیوتر کافی باشد. این کتاب همچنین یک منبع ارزشمند برای مهندسانی خواهد بود که در صنعت مشغول به کار هستند. این کتاب دارای چهار فصل است. فصل 1 به انواع مختلف خطاهایی که ممکن است در مدارهای دیجیتال مبتنی بر ادغام در مقیاس بسیار بزرگ (VLSI) رخ دهد، می‌پردازد. فصل 2 مفاهیم اصلی همه تکنیک‌های تولید تست مانند افزونگی، پوشش خطا، حساس‌سازی و پسگرد را معرفی می‌کند. فصل 3 مفاهیم کلیدی قابلیت تست را معرفی می‌کند و به دنبال آن برخی از قوانین موردی طراحی برای قابلیت تست ارائه می‌شود که می‌توان از آنها برای افزایش قابلیت تست مدارهای ترکیبی استفاده کرد. فصل 4 به تکنیک‌های تولید تست و ارزیابی پاسخ مورد استفاده در طرح‌های BIST (تست خودکار داخلی) برای تراشه‌های VLSI می‌پردازد. فهرست مطالب: مقدمه / تشخیص خطا در مدارهای منطقی / طراحی برای قابلیت تست / تست خودکار داخلی / مراجع

An Introduction to Logic Circuit Testing provides a detailed coverage of techniques for test generation and testable design of digital electronic circuits/systems. The material covered in the book should be sufficient for a course, or part of a course, in digital circuit testing for senior-level undergraduate and first-year graduate students in Electrical Engineering and Computer Science. The book will also be a valuable resource for engineers working in the industry. This book has four chapters. Chapter 1 deals with various types of faults that may occur in very large scale integration (VLSI)-based digital circuits. Chapter 2 introduces the major concepts of all test generation techniques such as redundancy, fault coverage, sensitization, and backtracking. Chapter 3 introduces the key concepts of testability, followed by some ad hoc design-for-testability rules that can be used to enhance testability of combinational circuits. Chapter 4 deals with test generation and response evaluation techniques used in BIST (built-in self-test) schemes for VLSI chips. Table of Contents: Introduction / Fault Detection in Logic Circuits / Design for Testability / Built-in Self-Test / References